요청: FPGA-칩설계-세션1-합성파이프라인

• 날짜: 2026-06-19 10:31:15
• 작업 경로: /Users/ef

요청 본문

CrownyDoc/projects/세션브리프/세션1-FPGA.md 와 2026-06-19-한선씨-현황정리-4세션착수.md 를 읽고, crowny-knowledge.sh register 로 FPGA 칩설계 세션 등록 후, 첫 단계(오픈소스 yosys/nextpnr 합성 파이프라인: 회로방언/하드웨어.한선→넷리스트→비트스트림)부터 직접·왕복검증하며 진행. 한선씨 우선, VM 함정 준수.

관련 산출

(클로드가 작업 결과를 이어 기록)

---

결과 (완료 2026-06-19)

첫 단계 완료 — 한선씨 RTL → 실 FPGA 비트스트림 오픈소스 플로우 결선 + 왕복검증(손-레퍼런스와 바이트동일). 산출물: libs/회로합성.한선, rtl/fpga/{블링키.한선,합성.sh,합성플로우.한선}. 회귀 ./합성.sh test=PASS. 상세: docs.crowny.org/docs/2026-06-19-FPGA-세션1-합성파이프라인