요청: 크라우니진법-가져오기결합

• 날짜: 2026-06-21 13:05:19
• 작업 경로: /Users/ef

요청 본문

모듈 데모코드 분리해 순수 라이브러리화 → 추론엔진을 진짜 가져오기 결합으로 정리

관련 산출

(클로드가 작업 결과를 이어 기록)

산출 (완료)

• 순수 코어 3종 분리: 의미어매핑_코어.한선(81)·크라우니진법2_코어.한선(225)·방사형셀코어_코어.한선(185) — 최상위 출력 0
• 원본 3종 → 데모 래퍼(가져오기 코어 + 데모만): 의미어매핑/크라우니진법2/방사형셀코어
• 크라우니추론엔진.한선 v3.0: 3코어 진짜 가져오기 결합. 인라인 재구현 폐기. end-to-end GREEN(689 음누적→637 회생, R 2→3 팽창)
• 사상인코더는 코어화 제외(유일함수 프레임찾기/레벨이 크라우니진법2와 중복, 2비트/스케일은 의미어매핑이 제공) → 독립 데모로 유지
• 핵심 발견: 네임스페이스 별칭(가져오기 "X" 이름 Y)은 함수정의명만 접두, 내부 함수호출·전역참조는 미접두 → 별칭 사용불가. 무별칭+이름충돌0 설계가 정답. 코어는 최상위 출력 없어야(데모 분리). basename 중복가져오기 자동방지.

14:03:16 추가 요청

사상인코더 코어화 — 충돌함수 처리 후 4번째 코어로 추론엔진 결합

사상인코더 코어화 (완료 — 4코어 결합)

• 사상인코더_코어.한선: 순수 함수(위상비트/시프트적용/시프트오차) + FPGA상수. 중복 프레임찾기/레벨은 제외(크라우니진법2와 충돌 회피)
• 사상인코더.한선 → 데모 래퍼 v2.0(가져오기 코어 + 로컬 프레임 LUT + 데모). 발견: 함수 내 나눗셈 현재 정상(작성자 SIGBUS 제약 미재현), 오른시프트=÷3ⁿ 트릿시프트(÷2ⁿ 아님)
• 추론엔진 v4.0: 4코어 결합. V=시프트적용(10,스케일)로 FPGA 크라우니-시프트 도출(티27/타4/옴10), 시프트오차(32/7) 음누적 반영, 위상비트 사용
• 전체 회귀 9/9 GREEN (코어4+래퍼4+엔진)